論文關鍵詞：邊界掃描技術　JTAG　邊界掃描設計

　　論文摘要：邊界掃描技術是一種完整的、標準化的可測性設計方法，它提供了對電路板上元件的功能、互連等進行測試的一種統一方案，極大地提高了系統測試的效率。該文詳細介紹了邊界掃描測試的原理、結構，討論了邊界掃描測試技術的應用。

　　集成電路的發展，特別是VLSI的出現和表面安裝工藝（SMT）的使用，使復雜的數字系統和A－SIC的測試變得越來越困難。鑒于此，聯合測試行動組（JTAG）致力于可測性設計方法——邊界掃描技術的標準化工作，并于1990年被IEEE接納，形成了IEEE 1149.1“測試存取口及邊界掃描設計”標準。JTAG標準通過邊界掃描技術使IC各管腳的可控制性和可觀察性達到了100％，支持從器件級直至系統級的測試。

　　1 邊界掃描技術的基本原理

　　邊界掃描技術的工作原理是：JTAG測試儀器使用一個四線測試接口，將測試數據以串行方式由TDI輸入到邊界掃描寄存器中，通過TMS發送測試控制命令，經TAP控制器控制邊界掃描單元完成測試數據的加載和響應數據的采集。最后，測試響應數據以串行掃描方式由TDO送出到JTAG測試儀器。JTAG測試儀器將捕獲到的響應數據與期望的響應進行比較，如果數據一致，則說明無故障存在。

　　邊界掃描測試總線由四個（另有一個TRST＊為可選）專用引腳組成：測試數據輸入（TestData In，TDI）、測試數據輸出（TestData Ou，t TDO）、測試模式選擇（TestMode Selec，t TMS）和測試時鐘（TestClock，TCK）。主要完成測試矢量輸入、測試相應輸出和測試控制。器件內邊界掃描結構主要由測試存取口（TestAccessPor，t TAP）、TAP控制器（TAPController）、指令寄存器（Instruction Register，IR）和測試數據寄存器（DataRegister，DR）等組成。

　　邊界掃描測試的所有操作都是經由測試訪問端口，在TAP控制器的統一管轄之下實現的。TAP控制器是一個16位有限狀態機，在TCK的上升沿時刻，TAP控制器利用TMS管腳的控制信號控制IC中的邊界掃描單元進行狀態轉換、測試數據的加載和測試響應數據的采集。測試指令和數據通過TDI輸入到測試邏輯，從TDI送入的數據在一定的周期（由指令或是測試數據寄存器決定）后將輸出至TDO。簡而言之，TAP提供了將指令／數據位流（bit stream）移位進入，或者移位出核心邏輯的機制。當其為指令位流時，用來選擇測試邏輯的哪個寄存器為有效。當其為測試數據位流時，用來傳送適當的激勵／響應到測試邏輯的當前有效組件中。

　　2 邊界掃描測試方法

　　應用邊界掃描技術，可實現器件間互連通路測試、器件和電路板的靜態功能測試和器件自測試。不同的測試在不同的工作方式下進行。這些工作方式可以通過加載相應指令到指令寄存器來選擇。

　　2.1 內測試（IN TEST）

　　內測試測試IC本身的邏輯功能，即測試電路板上集成電路芯片的內部故障。測試向量由TDI輸入，并通過掃描路徑移位將測試向量施加到芯片的核心邏輯輸入端，邊界掃描寄存器的輸出單元捕獲核心邏輯的輸出值即響應向量，根據輸入向量和輸出響應，就可以對電路板上各芯片的內部工作狀態做出測試分析。

　　在進行內測試時，通過邊界掃描測試總線發送自測試 “RUNBIST”命令，將芯片配置為自測試模式，自動完成測試矢量加載和測試響應分析，并通過邊界掃描測試總線輸出測試結果。

　　2.2 外測試方式（EXTEST）

　　外測試用于檢測各集成電路間連線以及板級互連故障，包括短路故障和斷路故障。此時邊界掃描寄存器把IC的內部邏輯與被測板上其他元件隔離開來。

　　器件間的互連通路測試是邊界掃描技術的基本測試類型之一。基本方法為：從互連網絡一端的邊界掃描單元加載輸入值，發出外部測試“EXTEST”命令，然后通過互連網絡另一端的邊界掃描單元讀出響應值，根據輸入輸出結果即可判斷是否存在互連通路上的故障。

　　在電路板的測試中出現最頻繁的是斷路和短路故障，傳統的逐點檢查的方法既麻煩又費時，而通過邊界掃描技術的外部測試方式，把從TDO端輸出的邊界掃描寄存器的串行信號與正確的信號相比較，就可以方便有效地診斷出電路板引線及芯片引腳間的斷路和短路故障。這是邊界掃描技術一個非常顯著的優點。

　　2.3 采樣測試方式（SAMPLE／RELOAD）

　　采樣測試方式用于對一個正在運行的系統進行實時監控。當集成電路芯片處于正常工作狀態下，將其數據采樣下來，經掃描路徑送出來檢查系統的性能。

　　采樣測試在捕捉階段從輸入端并行輸入引腳的數據，為外測試做準備。輸入單元移出器件標識（ID Code）：選擇旁路寄存器，使數據在電路芯片間快速移位，可以觀察IC正常工作時輸入、輸出引腳的數據流。

 　　此外還有多種測試指令，他們的存在和不斷擴充，使邊界掃描技術的應用得以拓展和延伸，為集成電路的測試提供有效方法。

　　3 邊界掃描鏈路的實現

　　3.1 掃描器件的設置

　　電路板進行設計時，首先要進行測試性的優化設計，主要有基于貪婪策略的次優算法和基于色數理論的優化算法，對電路板上的器件及引腳進行優化，目的就是設置最少的測試點獲得最大測試覆蓋面。根據文獻中的算法，對故障信息處理計算機電路的分析設置的測試點主要包括數據和地址總線、片選信號、DSP的讀寫信號等進行設置邊界掃描點。

　　設計掃描電路時主要有掃描器件直接替換和掃描結構置入兩個途徑。如果電路中的器件存在同功能的邊界掃描器件，則采用器件直接替換；對不存在同功能的邊界掃描器件的元器件則采用掃描結構置入法來實現掃描測試。故障信息處理計算機電路中的FPGA、CPLD就直接支持邊界掃描功能；開關量模塊中的緩存器都存在同功能的掃描器件。其他測試點采用掃描結構置入法實現邊界掃描。首先進行簡單的緩沖器、收發器、驅動器掃描器件的測試，最后進行FPGA、CPLD的掃描。

　　3.2 邊界掃描控制

　　整個系統的邊界掃描控制程序存儲在故障信息處理計算機中的，由計算機來協調實施整個測試過程，邊界掃描控制器接口可以在FPGA中實現，并負責向其他的電路板發送測試數據，完成分系統的邊界掃描測試。選用Alter公司的Cyclone系列FPGA芯片，型號是EP1C12F256C6。邊界掃描測試結果經過邊界掃描控制器傳回DSP進行處理。FPGA中應用的是NIOSⅡ處理器單元，程序并用VHDL語言編寫。

　　4 結束語

　　邊界掃描技術提供了從元器件到板級直至系統級的完整測試保障方案，已經成為可測性設計的關鍵技術。隨著邊界掃描技術的發展和支持邊界掃描的芯片增加，在整個板級利用邊界掃描技術進行可測性設計成為一種必然趨勢。JTAG不僅能測試集成電路芯片的輸入／輸出管腳的狀態，而且能夠測試芯片內部工作情況以及直至引線極的斷路和短路故障。對芯片管腳的測試可以提供100％的故障覆蓋率，且能實現高精度的故障定位。

因此將邊界掃描技術廣泛應用于軍用電子設備的設計和研制當中，對降低軍事裝備系統的測試成本以及提高部隊戰斗力都具有重要的意義。本文結合一個具體的故障信息處理系統，給出了邊界掃描技術在該系統中的設計應用，經過仿真驗證、硬件測試，達到了系統設計的功能及指標要求。因此，故障信息處理與邊界掃描技術結合，能夠快速完成多種電路的測試與診斷，具有廣闊的應用前景。

　　參考文獻：

　　[1] 王孜，劉洪民，吳德馨.邊界掃描測試技術[J].半導體技術，2002(9).
　　[2] 趙紅軍，楊日杰，崔坤林，等.邊界掃描測試技術的原理及其應用[J]. 現代電子技術，2005(11).
　　[3] 馬少霞，孟曉風，鐘波.基于邊界掃描技術的測試系統設計[J].電子技術應用，2006(1).
　　[4] 俞梁英.邊界掃描在PCB測試中的應用[J].山東輕工業學院學報(自然科學版)，2007(3).
　　[5] 徐建潔，李岳，胡政.邊界掃描測試系統軟件設計與實現[J].計算機測量與控制，2006(7).
　　[6] 倪軍，楊建寧.基于邊界掃描技術的數字系統測試研究[J].電子技術應用，2006，(09).
　　[7] 楊虹，徐超強，侯華敏.基于邊界掃描技術的集成電路可測性設計[J].重慶郵電學院學報(自然科學版)，2006(6).
　　[8] 陳曉梅，孟曉風，鐘波，等.邊界掃描技術的優化設計[J].電子測量技術，2006，(3).
　　[9] 雷加，黃新，顏學龍，等.系統級邊界掃描測試系統的設計與實現[J].電子測量技術，2006(4).
　　[10] 程云波，方葛豐.基于邊界掃描技術的電路板可測性設計分析[J].電子測量技術，2007(7).